JEDEC 即将完成 SPHBM4 规范:I/O 引脚数量仅为标准 HBM4 的 1/4

IT之家 12 月 12 日报道,加州 JEDEC 固态技术协会于当地时间 11 日宣布,即将完成 SPHBM4 内存规范。这里的“SP”是“标准封装”的缩写。 SPHBM4采用与标准HBM4相同的DRAM核心层,容量扩展上没有差异。不同之处在于,SPHBM4对接口的基础部分采用了不同的设计,并且可以在标准有机基板而不是硅基板上实现。此外,标准 HBM4 内存具有 2048 个 I/O 数据引脚,而 SPHBM4 将这一数字减少到 512 个。为了实现可比较的总数据传输速率,SPHBM4 以更高的频率运行并使用 4:1 串行化技术。这也是为了适应有机基板支持的低凸点密度材料特性。使用有机基板的SPHBM4的主要优点是能够增加SoC和HBM存储器之间的导线直径堆。这使得增加集成到单个封装中的电池数量变得容易,从而进一步增加系统的总存储容量。
特别提示:以上内容(包括图片、视频,如有)由自有媒体平台“网易账号”用户上传发布。本平台仅提供信息存储服务。
注:以上内容(包括图片和视频,如有)由网易号用户上传发布,网易号是一个仅提供信息存储服务的社交媒体平台。

admin

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注